2017年6月
        1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30  

tweet

  • tweets

« う、動いた(涙&鼻水) | トップページ | Bugじゃない、Featureだ! »

FPGAのSimulation環境

とりあえず一つの局面で手を考えて返す、というとこまでは前回できたので、じゃあ次は
 ・複数の局面まとめて流せるようにする
 ・相手の手をコンソールから入れて、それで盤面を進める
をまずやりました。この後regression。いつもだいたい「読みの技法」25題、進歩本②の48題、とかをやらせてたんで、まずこれをトライ。結果は:
  … うーん、おかしい …
で、今はまっててデバッグ中です。

FPGAの設計では今までregressionをやってませんで、今回が初めて。何でかというと、SIMLが遅いから。少し前まではIcarus Verilogというフリーソフトを使っていました。これはフリーにしてはなかなかよくできているのですが、いかんせん1局面で全幅1手静止6手でも40分とかかかる。25題regression、なんてとてもやってられなかったのです。

ボードを買ったところ、ModelSimのAltera Editionというのが付いてきて、これは期待できそうと思い、インストールして立ち上げ。案の定、40分が5分になりました。それでも20pos/s、実機の数十万分の一ですが。最初のうちはできるだけこれで調査する方向。ちなみにNios込みの全体SIMLと、NiosなしエンジンのみのSIML環境の2つを立ち上げてます。Niosの初期化等だけでけっこうかかるので普段はエンジンのみで。でも、時々ですがエンジンだけSIMLだと動くけど実機だと動かない、なんてことになると、Nios込みモデルで動かさないとわからない、ということもあるので、なかなか面倒です。

しかし、12月初めくらいから2か月近くずっと、将棋とは直接関係のない環境立ち上げばっかやってきたので、ようやく将棋のデバッグに戻ってこれたのはなかなかめでたいです。

« う、動いた(涙&鼻水) | トップページ | Bugじゃない、Featureだ! »

将棋プロセサ」カテゴリの記事

コメント

コメントを書く

コメントは記事投稿者が公開するまで表示されません。

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.f.cocolog-nifty.com/t/trackback/507007/10106223

この記事へのトラックバック一覧です: FPGAのSimulation環境:

« う、動いた(涙&鼻水) | トップページ | Bugじゃない、Featureだ! »