2017年6月
        1 2 3
4 5 6 7 8 9 10
11 12 13 14 15 16 17
18 19 20 21 22 23 24
25 26 27 28 29 30  

tweet

  • tweets

« 落下傘営業ブルース | トップページ | RTLソース公開 »

VDECに行ってきた

6/6(土)、7(日)、東大本郷でのVDECデザイナーズフォーラムに出てきました。ポスターセッションのポスターをここ↓に置きます。一部過激な表現等あるかと思いますが、まあ「宣伝コピー」なので深く気にしないでください。

「vdec09posterFrame_A0final.pdf」をダウンロード

6/6 PMから出て、招待講演の後、夜ポスターセッション&懇親会。誰一人知り合いいないのでどうなるのかと思ってましたが、予想外に興味持ってくださる方がいて、いろいろ議論できて楽しかったです。参加者80名くらいで、5,6人くらいの方と話ができたので、まあまあよかったかなと思ってます。

他のポスターを見てると、デバイスとかアナログとかの回路系が多いようで、デジタルである程度大きなシステムを作るというのは少数派だったようです。いわゆるコンピュータアーキテクチャ系の人もVDECでけっこう試作してるはずですが、こっち系の人はこのフォーラムにはあまり来ないのかな?

事前にいろんな大学のwebをチェックして、将棋ASICの作れそうなところがないか探していたのですが、なかなかないですね^^; 回路でなくシステム、コンピュータアーキ除く、実際にLSI作るとこ、とこのくらいのフィルターかけただけで、全国でも片手に入るくらいかも。画像認識、音声認識、通信系(OFDMとか)、とかかな。そういうところへ、将棋をどう理屈つけてねじこむか^^;;; まあアーキ系でもひっかかるとこあるかもしれませんが。

今回いろいろ話していて、このプロジェクト、「面白そう」とは思ってもらえてるようです。ただ、「最近は大学でも成果を求められる。このチップを作って『それが何につながるのか』が示せないと、研究費をとるのが難しいのでは」というコメントを複数の方からいただきました。コンピュータ将棋のコミュニティで話していると「名人に勝つ」は自明の目標なんですが、コミュニティの外へ出るとまずここでひっかかるわけですね。ここは何とか考えないと。まだぱっといい解は思い浮かばないですが、まあぼちぼち対応策を考えてまいりましょう。

翌6/7はPMのショート講演から参加。最後が自分の講演。1人15分なんで内容はかなり駆け足になってしまいました。いちおうまた動画にとってたり。

最後表彰式のとき、何とベストポスターアワードてのをもらっちゃいました。いやーまったく予想外でしたが、大変光栄です。賞金ももらえるんですね。びっくりです。こういう賞があること自体知らなかった。知ってたらもっとポスターも講演も気合入れたのに^^; もしかしてGPWでももらえるんですかね。金額は…って、書いていいのかな。まあオーダー的には O(定額給付金) くらいでした。

課題もありますが、LSI設計のコミュニティに将棋ASICの存在をアピールできたという面ではまあまあ成功だったかな、という印象です。もちろんこれからまた実現に向けていろいろ行動してかんとならんわけですが、まずは第一歩は踏み出したかな、と。

« 落下傘営業ブルース | トップページ | RTLソース公開 »

将棋プロセサ」カテゴリの記事

コメント

お疲れさまでした。そして、受賞おめでとうございます。

やはり異色の研究は注目せずにはいられない人が多いのではないでしょうか。この話題が各研究室に持ち帰られれば、次の動きにつながる可能性は低くないと思います。ネクスト・ディープブルーへのチャレンジは魅力的のはず。それとやっぱり狙い目は2010年イベントかな。

ありがとうございます。
かなり興味示してくださった方も複数いらしたので、私も新規参入を期待してます。
LSI設計は時間かかるので、2010はちょっと苦しいかも。でもそうあせることはないでしょうから、まあ気長にいきます。

読んでてわくわくしました!
Belleのカラー写真(はじめてみました)とかあって
かっこいいポスターですね!
120コアで45倍の高速化、とか少しは「ほんとに~」というところもありますが^^;
Bonanzaの評価関数がさくっと載ればR300どころかR800ぐらいは向上しそうな気もするのですが・・・難しいのでしょうね。

あっこれはどうも、痛み入ります(<日本語おかしいぞ)ポスターは苦労して作った甲斐がありました。
ほんとに~、ですか^^; 45倍のうち、動作速度が上がるぶんが1.25倍、120並列の効果が36倍です。36=(120の0.75乗)。この0.75は「0.5乗よりは大きいだろう、1乗よりは小さいよね」から、えいやで中間をとってるだけなので、ここはたしかに不確定要素です。まあここは口で議論しててもらちがあかないので、近々ソフトで16コアくらいで実験してみて何乗行くか実証してみようと思っております。しばしお待ちを。

コメントを書く

コメントは記事投稿者が公開するまで表示されません。

(ウェブ上には掲載しません)

トラックバック

この記事のトラックバックURL:
http://app.f.cocolog-nifty.com/t/trackback/507007/30018486

この記事へのトラックバック一覧です: VDECに行ってきた:

» http://jchess403.blog7.fc2.com/blog-entry-28.html [将棋とかいろいろ]
連盟に文句をいうのもむなしくなったので、もう別のことをやります。 というわけで勉強も兼ねて、FPGAで将棋ソフト(いや、ソフトとは言わな... [続きを読む]

» FPGAにチャレンジ [将棋とかいろいろ]
連盟に文句をいうのもむなしくなったので、もう別のことをやります。 というわけで勉強も兼ねて、FPGAで将棋ソフト(いや、ソフトとは言わな... [続きを読む]

« 落下傘営業ブルース | トップページ | RTLソース公開 »